快速實現(xiàn)系統級的信号分析
現(xiàn)今電路闆設計講究高速，因此高速信号顯得非常的重要，若高速信号無法通過，隻有靠改闆來進行修正，既浪費(fèi)時間又(yòu)浪費(fèi)成本，而一般電路闆上的高速信号有并行 DDRx 或是(shì)串行式 PCIe，在 Sigrity 産品 SystemSI 即可分析此高速信号，用戶可将電源的因素考慮進來，達到信号與電源共同仿真，更趨進于真實的環境。SystemSI 使用簡單的區塊設計，将每個區塊連起來，輕松完成模拟分析。
Parallel Bus Analysis 并行總線(xiàn)分析
在設計電子産品時，信号的完整性非常重要，若信号設計的完整性不足，将會使得産品誤動作甚至不動作。然而影響信号造成誤動作的來源甚多，有信号的反射、幹擾等等。在 Sigrity SystemSI 中的并行信号分析，是(shì)專注于 DDR 的信号的軟件，工程師可使用方塊式的組合來組成想要的結構，而仿真出來的結果可經由軟件與 JEDEC 協會的規格做搭配，使工程師能方便的得知(zhī)是(shì)否符合規格上的需求。而 SystemSI 還有提供 worse case 功能，工程師可藉由此功能，将規格設定的更嚴謹，産品通過嚴謹的設計規格，則質量将更加優良。
Serial Bus Analysis 串行總線(xiàn)分析
因應傳輸速度越來越快的需求，信号的完整性更需要被考慮，Sigrity 串行分析專注于分析高速的信号如 PCIe、HDMI 等等高速界面，Sigrity 采用方塊式的結構，可使工程師很方便的組合想要分析的結構，而仿真出來的結果可經由軟件與 PCIe、HDMI 等規格做搭配，使工程師能快速的判定信号是(shì)否符合規格。
SystemSI 提供靈活的信号完整分析環境系統設計。将所要仿真的模塊，用區塊性的編輯，使工程師非常容易上手。 SystemSI 可仿真觀看高速信号所需要的結果，如眼圖、時頻(pín)、浴盆圖、延遲效應及信号間的幹擾等等，使工程師能有效的将問題信号解決，使産品更加優良。
並行信号設計
並行信号高速如 DDRx 存儲器設計必定會有信号的問題，如導體損耗、反射、信号間幹擾 (ISI)，串擾，同時開關噪聲等信号質量的問題，若這些問題沒有設計完善，将會影響闆子的穩定性，輕則不正常動作，重則量産的闆子即報廢。 Cadence Sigrity 産品中的 SystemSI - 并行信号設計可将上述問題考慮進來。更優異的是(shì)，PowerSI 可考慮 Power 對 Signal 的影響，使模拟的準确性更貼近實際狀況。
串行信号設計
在信号質量中，高速串行信号相(xiàng)當具有挑戰性，因爲必需确保運行到數千兆位的境界。 SystemSI - 串行連接分析模拟終端到終端的通道行爲，眼圖、浴盆曲線(xiàn)和BER性能皆可觀測到，工程師可借由這些結果快速的改進問題，達到産品更優良的效果。此外，标準的 IBIS AMI model SystemSI 可完全的支持使用，使用者更可輕松的進行模拟及分析，常用的 S 參數及 Spice 仿真也皆可使用，使工程師更方便快速的仿真，進而找到問題所在。
區塊性分析
SystemSI 使用區塊性的仿真分析，工程師除了可輕松仿真外，SystemSI 還提供了區塊性分析的功能，産生有效率的柱狀圖提供工程師确認哪些部份的設計是(shì)相(xiàng)對重要，工程師可對針重要的區塊進行設計上的修正，使産品更穩定。
掃瞄分析
SystemSI 提供了一個非常好用的功能，即爲掃瞄分析，工程師隻要設定想要的參數，軟件可自動掃瞄仿真，如工程師的參數設定爲六種變量，則軟件将依這六種變量去(qù)做仿真，産生六個仿真結果給工程師參考，工程師可依這些結果去(qù)做設計的調整與改善，達到更快速且省時的效果。
标準規格工具
SystemSI 提供了 DDRx 的标準規格，以及 PCIe Gen3、HDMI、SPF+ 等規格，完全不需擔心報告的問題，工程師隻要選擇想要的規格報告，SystemSI 即會産生完整的報告給客戶。
