Graser 蘇州敦衆軟件科技-GraserWARE

設計更便利，工作有效率!

當我們使用 EDA 工具時，有些比較常用的動作或指令可能會随着不同的區域或習慣而有着些許程度上的差異，所以 Allegro / OrCAD PCB 和 APD / SiP 提供了撰寫插件的 Skill，外挂在程序上以提高方便性。而新版的 OrCAD X Capture / CIS 也在 V16.5 之後提供了 Tcl / tk 讓我們可通過撰寫的程序，外挂在 Capture / CIS 上讓設計更便利，工作上更有效率。

Graser 将一些較常用的功能設計成 GrasereWARE 系列并整理成三組程序：

FrontendPack

針對電子工程師在繪制線(xiàn)路圖的需求，挂載在 Capture / CIS 上，使 OrCAD X Capture / CIS 的操作更加便利。

EnhancePack

針對 PCB 設計工程師設計布線(xiàn)時的需求，應用在 Allegro / OrCAD PCB 程序上。主要含括整個 PCB Layout 流程的前、中、後三階段。

PackagePack

因應 Package 封裝設計的特殊需求，挂載在 APD / SiP 程序上，希望讓您在封裝設計上能更加便利。
( APD / SiP 的使用者也可同時挂載 EnhancePack )

OrCAD X Capture / CIS 操作更便利

1. Capture Design Compare

在 Capture 的軟件中，針對修改完成的線(xiàn)路圖，可以跟前一版備份的線(xiàn)路圖做零件及聯機關系的比對，并且在比對完之後，可通過簡單的顯示接口，了解到兩份原理圖之中的零件或 Net 差異。

2. NC-Part

用戶能在表格式的列表中很快的找到并定義不插件零件，并且宣告設定 NC-Part 後在圖面的零件顔色變化更加強了原理圖零件可多選設定功能；在 BOM 表的輸出上能做自動區隔标準零件與不插件零件的定義。可設定以搭配 V16.6 BOM_IGNORE=TRUE 的屬性使用。

3. Replace BUS Alias

以往 OrCAD X Capture 使用者的必須個别編輯修改這些 BUS net 名稱，以達到重新命名宣告之動作。Replace BUS Alias 程序是(shì)希望用戶能夠快速的搜尋并且取代成新命名的 BUS net 名稱，并且可以依照 Replace by select / page / design 不同的模式下做的操作。

4. Import / Export Properties

輕松的将 Capture 線(xiàn)路圖中的 Part、Part Pin、Flat Net 的屬性 Export 成 Excel File，也可利用 Import 功能更新至線(xiàn)路圖中。利用其完整的接口、便利的字段設定，可配合 Excel 對 OrCAD 線(xiàn)路圖上的屬性字段做大規模的截取或刷新動作。

5. OCC2INST

原理圖爲平坦式或簡單的階層式電路設計時，原理圖屬性應該隻有白色屬性且原理圖 Mode 爲 Instance。但(dàn)有時候原理圖卻出現(xiàn)白黃屬性，Mode 卻爲 Occurrences，當出現(xiàn)此狀況其白黃屬性值有可能不同；目前 Capture / CIS 程序所提供的 ”Transfer Occ. Prop. to Instance” 程序隻能針對 PCB Footprint 與 Reference 零件屬性字段做同步。 OCC2INST 程序是(shì)當 Capture 要做 occurrences transfer to instance mode 時，讓使用者可以自定義 Occurrences 同步到 Instance 的屬性字段。

6. Reference Edit

Modify RefDes (圖1)

OrCAD X Capture 原理圖零件 Reference 常會因爲擺放(fàng)位置或是(shì)連接的模塊，需要在标準的 Reference Prefix 前方或後方增加特殊的字符定義，如 CE,CP,BC 等狀況，但(dàn)通常這種狀況需要 Capture 使用者自行手動一顆一顆零件編輯 Reference 屬性。Reference Edit “Modify RefDes” 功能，就是(shì)針對這種狀況，可以在線(xiàn)路圖 Page 中，将零件選取或對 Page 所有零件或對整個 Design 的 Reference Prefix 做變化設定。

Annotate RefDes (圖2)

OrCAD X Capture 原理圖零件 Reference 在做序号的編輯時，有時 Capture 用戶需要一找原理圖模塊方塊或是(shì)依照 Page 順序做特殊編碼，可對 Design or Signal Page 中的所有零件設定字符串或針對原理圖 Page 中所框選的零件做特殊編輯。

(圖1)

(圖2)

7. Graser Allegro Netlist

用 3rd party 的方式由 OrCAD 轉出聯機關系檔，可供 Allegro / OrCAD PCB 以 Other 方式加載聯機關系之外，并可傳遞如線(xiàn)寬或鎖定等特殊屬性。

讓 Layout 設計更便利

以 PCB 的設計流程區分成以下部分

PCB Layout 前的零件庫數據建立、環境設定與限制區設置

1. Create Special Pad Shape

Allegro 對于 Pad 形狀隻提供圓形、正方形、長方形、長圓形 (Oval) 以及八邊形等幾個特定圖形，對于複雜(zá)一點的圖形需花費(fèi)較多時間去(qù)創建或從其他作圖軟件産出圖形後再轉入 Allegro。本程序提供一些常用 Shape 圖形的繪制，對零件建立者而言方便許多。

2. Cut Off Silkscreen

在建立零件 Package symbol 或 Mechanical symbol 時，Silkscreen 層面上的圖形必須要避開 pad 或 pad 的 soldermask 一定距離(lí)，因此在建圖時就要算好避開的位置，此動作比較麻煩，而本程序讓用戶隻要畫出整條線(xiàn)，經由本命令，可以很快地切斷 silkscreen 圖形線(xiàn)。

3. Board Outline

本功能主要是(shì)提供用戶可以在 Board file 中由單一操作接口的執行來快速建置相(xiàng)關的版框數據及限制區。

選定一個闆子外框圖，程序自動依照所設置的各項與闆邊距離(lí)之要求，完成各種圖形，包含 Route keepin、Package keepin、Testprobe keepout。其中 Package keepin 與 Testprobe keepout 還可依照上下左右與闆邊不同距離(lí)之設定。

4. Board Void

選定一個或數個闆内挖空圖，程序自動依照所設置的各項與挖空邊距離(lí)之要求，完成各種圖形，包含 Route keepout、Testprobe keepout 與負片層之銅箔避開圖 (antietch line)。

5. Scale Shape

本命令讓用戶針對闆子上選到的各個 Shape 物件做放(fàng)大或縮小。

PCB Layout 過程中的物件查詢與修改

1. Place by Sheet No

本程序是(shì)依照線(xiàn)路圖 (Schematic) 上各頁 (sheet) 的 Part symbol 符号位置來擺放(fàng)零件 (一般稱爲分頁) ，當 Layout 工程師在進行零件擺置 (placement) 時，能夠很方便地找到與某零件相(xiàng)關連接之其他零件，因此可以更快速地做 placement 動作。無論是(shì) Capture 或 Concept HDL 作 Netin 都行。

2. Flip Design

把 Board file 整個設計作翻面 (Flip)。

3. No Probe by Component Height

本程序是(shì)讓用戶很方便地由零件高度來設置測試點避開區。

4. Pad Escape Cline Width

在走線(xiàn)時，如果 Net 所定的 Constraint 的 Minimum Line Width 比 Pad 還要寬時，可以很方便地從 Pin 走線(xiàn)時，将線(xiàn)寬改成與 Pad 一樣寬度，走一小段之後，又(yòu)可以快速地變回原訂線(xiàn)寬。

5. Cline Cut

方便 Layout 人員(yuán)在需要截斷 Cline 時，可直接框選就進行裁剪的操作，比标準指令操作上省卻許多步驟，且可一次切割多條 Cline，分成以線(xiàn)切斷或以區域切斷兩種。

6. Pin / Pin Length Report

本程序報告用戶所選 Net 所有接線(xiàn)的順序數據以及每對 Pin Pair 接線(xiàn)長度。

7. Cline Length

可讓 Layout 人員(yuán)在圖面上直接查詢單條或多條 Cline 的走線(xiàn)長度。

8. Clinesegs Pair length

用戶僅需選取前後兩線(xiàn)段，程序算出包含中間所有線(xiàn)段長度。

9. Tune 10 Degree lines

提供快速方便的 10 度線(xiàn)調線(xiàn)功能。

本功能提供以比例方式或角度對應方式的調線(xiàn)功能及 undo 作業，用戶可自定義折線(xiàn)的線(xiàn)段長度或起折的方向。

10. Mirror Cline at Same Layer

讓用戶将選到的物件 (包括 Cline 線(xiàn)段、零件 Symbol 以及 Via) 再依據指定的對稱線(xiàn)作這些物件之位置 mirror 動作，放(fàng)在相(xiàng)同層面，Symbol 以及 Via 不作反面放(fàng)置。

11. Setup Testprep

讓使用者很方便地設置 Net 是(shì)否需要加測試點以及測試點數量。

12. TrueType Text Shape

讓用戶可以将計算機系統上的 TrueType 字型寫到 Allegro 上，生成的文字爲 Shape 圖形或以直線(xiàn)描邊的圖形。

13. Art Text

本程序是(shì)以 Allegro 本身的文字字型再做一些變化，例如斜體字、反白字、空心字、立體字，方便使用者應用于 board file 上。

14. Gold Plating

依照用戶所選 mask 防焊層面，對該 mask 範圍中 Top 或 Bottom 金屬層所露出的 Pin、Via、Etch 物件自動生成所需鍍金的 shape 範圍圖形。

PCB Layout 完成後總檢查，資料統計與輸出相(xiàng)關鏈接程序

1. Void Distance Check

讓用戶針對闆子上各個 ETCH 層面 shape 物件内的 Void 之間的最小間距做檢查與報告，并且檢查兩 shape 間距。

2. Minimum Spacing Check

Board file 上如果沒有與 spacing 相(xiàng)關的 DRC 違規，我們仍然無法知(zhī)道某 Net 在各層走線(xiàn)與相(xiàng)鄰 Net 之最小距離(lí)在何處，本命令讓使用者選到 Net 名稱後，報告此 Net 所有連接物件 (包括 Pin、Via、Cline、Shape) 與其他鄰近 Net 物件之最小距離(lí)。

3. Check Acute Angle

檢查 Board file 上的各 Etch 層走線(xiàn) (包含 Shape)，将形成銳角者報告出來。

4. Silkscreen Audit

針對用戶指定的 silkscreen 底片層上層面的 text、refdes、line 以及 shape 物件做各種檢查，包括與 soldermask 間距，文字線(xiàn)寬、文字角度、Reference 位置錯置等等。

5. Testprep Audit

讓用戶檢查闆子上測試點的距離(lí)以及測點 padstack 是(shì)否有作防焊開窗 (soldermask)。

6. Create VIP / VOP Mark

生成 VIP (Via In Pad) 以及 VOP (Via On Pad) 記号于指定的層面

7. Gerber Out Check

提供在 Layout 作業完畢後，準備輸出 Gerber 數據前的檢查作業。

确認整份數據的 DB 是(shì)否有問題，檔案上是(shì)否存在未完成或未連接定義的數據…，及整體最後的 DRC update 作業，最後再通過 DRC Walker 做最後的人工确認。本功能可以依據需求來勾選所要執行的項目，并批次執行。

8. Pin Count

Board file 上面所使用的 Pin 腳種類統計，系統提供 SMD Pin及Through Pin 這兩類零件 Pin 腳的統計數字，并可依腳數計算 layout 設計費(fèi)用。

9. Reference Summary

讓用戶針對 Board File 的所有零件之 Reference 做一個總結報告。方便硬件工程師或組裝生産線(xiàn)人員(yuán)參考使用。

10. Graser GTD

依據所設定底片數據産生提供給 GerbTool 使用的快速索引鏈接檔案。

在使用 GerbTool 加載 Gerber 數據進行檢查時，僅需要加載該連結檔案，GerbTool 就會依據 Board 的叠層順序将 Gerber 數據自動加載，并自動設定各層面的屬性。

High Speed Option

1. High Speed – Cross Void

在檢查用戶所選取的 Net 走線(xiàn)是(shì)否與 Void 或 Borad Outline 闆框相(xiàng)距太近。

2. High Speed – Parallel Check

在檢查用戶所選取的高速 Net 走線(xiàn)在其他層相(xiàng)同位置之所有走線(xiàn)是(shì)否與其平行，其長度若超過指定長度，即算違規。

檢查完成，若有違規，點擊其中一項，畫面會自動平移到坐标位置。

3. High Speed – Via AntiShape

檢查用戶所選取的 Differential Pair net (包含對應的 XNET) 走線(xiàn)于各個 Via 配對位置生成長圓形銅箔避開區，以及在 XNet 串接之電容底下也作出銅箔避開區。

4. High Speed – CM Import

讓用戶可以在 Excel 定義 Constraint 再利用 CM Import 将定義載到 BRD 中。

	可由 CM prepare 将 BRD 上的相(xiàng)關信号等定義萃取到 EXCEL 檔案中。
	可設定編輯 EXCEL 檔案來定義 Constraint , 定義時不會占用 Allegro License。
	編輯好的 EXCEL 檔案可經由 CM Import 更新至 BRD 中。